学部後期課程
HOME 学部後期課程 コンピュータアーキテクチャ
学内で開催されるオンライン授業の情報漏えい防止のため,2021年9月17日以降は授業カタログの更新を見合わせています

コンピュータアーキテクチャ

コンピュータの原理と構成法について学ぶ
MIMA Search
時間割/共通科目コード
コース名
教員
学期
時限
FEN-EE3d07L1
FEN-EE3d07L1
コンピュータアーキテクチャ
坂井 修一
S1 S2
火曜1限
マイリストに追加
マイリストから削除
教室
工学部新2号館 工241号講義室
講義使用言語
日本語
単位
2
実務経験のある教員による授業科目
NO
他学部履修
開講所属
工学部
授業計画
1.コンピュータアーキテクチャ入門 ディジタルな表現、負の数、実数、加算器、ALU,フリップフロップ、レジスタ、計算のサイクル 2.データの流れと制御の流れ 主記憶装置、メモリの構成と分類、レジスタファイル、命令、命令実行の仕組み、実行サイクル、算術論理演算命令、シーケンサ、条件分岐命令 3.命令セットアーキテクチャ 操作とオペランド、命令の表現形式、アセンブリ言語、命令セット、 算術論理演算命令、データ移動命令、分岐命令、アドレシング、 サブルーチン、RISCとCISC 4.パイプライン処理(1) パイプラインの原理、命令パイプライン、オーバヘッド、構造ハザード、データハザード、制御ハザード 5.パイプライン処理(2)   フォワーディング、遅延分岐、分岐予測、命令スケジューリング 6.キャッシュ 記憶階層と局所性、透過性、キャッシュ、ライトスルーとライトバック、 ダイレクトマップ型、フルアソシアティブ型、セットアソシアティブ型、キャッシュミス 7.仮想記憶 仮想記憶、ページフォールト、TLB、物理アドレスキャッシュ、仮想アドレスキャッシュ、メモリアクセス機構 8.基本CPUの設計  ディジタル回路の入力、Verilog HDL、シミュレーションによる動作検証、アセ   ンブラ、基本プロセッサの設計、基本プロセッサのシミュレーションによる検証 9.命令レベル並列処理(1) 並列処理、並列処理パイプライン、VLIW、スーパスカラ、並列処理とハザード 10.命令レベル並列処理(2) 静的最適化、ループアンローリング、ソフトウェアパイプライニング、トレーススケジューリング 11.アウトオブオーダ処理 インオーダーとアウトオブオーダー、フロー依存、逆依存、出力依存、 命令ウィンドウ、リザベーションステーション、レジスタリネーミング、 マッピングテーブル、リオーダバッファ、プロセッサの性能 12.入出力と周辺装置 周辺装置、ディスプレイ、二次記憶装置、ハードウェアインタフェース、割り込みとポーリング、アービタ、DMA、例外処理
成績評価方法
出席 15%程度 レポート 35%程度 期末試験 50%程度
教科書
コロナ社
履修上の注意
基礎を固める(分野別基礎)
その他
前提となる知識と項目:ディジタル回路 応用先_分野と項目:コンピュータ、電子情報学全般 事前履修:ディジタル回路