学部後期課程
学内のオンライン授業の情報漏洩防止のため，URLやアカウント、教室の記載は削除しております。
最終更新日：2024年10月18日
授業計画や教室は変更となる可能性があるため、必ずUTASで最新の情報を確認して下さい。
UTASにアクセスできない方は、担当教員または部局教務へお問い合わせ下さい。
最終更新日：2024年10月18日
授業計画や教室は変更となる可能性があるため、必ずUTASで最新の情報を確認して下さい。
UTASにアクセスできない方は、担当教員または部局教務へお問い合わせ下さい。
計算機構成論
情報科学はコンピュータの上に成り立っており、高度な情報システムの実現には、コンピュータそのものの構成と動作原理を理解することが重要である。本講義では、マイクロプロセッサ（CPU）やメモリ等のハードウェア・回路の動作原理と、それらの機能をソフトウェア階層に提供するための命令セットアーキテクチャ等の抽象化技術を中心に、計算機アーキテクチャ（コンピュータアーキテクチャ）に関する知識と技術の習得を目的とする。
時間割／共通科目コード
コース名
教員
学期
時限
0510019
FSC-IS3019L1
計算機構成論
高前田 伸也
金曜2限
マイリストに追加
マイリストから削除
講義使用言語
日本語
単位
2
実務経験のある教員による授業科目
NO
他学部履修
可
開講所属
理学部
授業計画
(1) コンピュータアーキテクチャ入門と性能評価指標: ハードウェアとソフトウェア、スループット、レイテンシ、消費電力、電力効率
(2) 命令セットアーキテクチャとプロセッサ基本構成: アセンブリ言語、機械語、レジスタファイル、演算器、データパス、シングルサイクルプロセッサ、マルチサイクルプロセッサ
(3) パイプラインプロセッサ: パイプライン、ハザード、ストール、フォワーディング
(4) メモリシステム1: キャッシュメモリ、DRAM
(5) メモリシステム2: セットアソシアティブキャッシュ、キャッシュ置き換え
(6) 命令レベル並列処理: 命令レベル並列性、スーパースカラ、命令スケジューリング
(7) 投機: 分岐予測、分岐先予測、プリフェッチ
(8) 動的命令スケジューリング: インオーダーとアウトオブオーダー、アウトオブオーダー実行、レジスタリネーミング
(9) 並列処理と静的命令スケジューリング: SIMD、VLIW
(10) 並列アーキテクチャ: マルチスレッド、マルチコアアーキテクチャ
(11) 先進アーキテクチャ: GPU、FPGA
(12) 仮想記憶と割り込み: アドレス変換、ページテーブル、タイマー、各種I/O、例外
(13) ドメイン特化アーキテクチャ: AIチップ
授業の方法
講義による
成績評価方法
小テストまたはレポート課題を適宜課す。これらと期末テストにより、学習の達成度を総合的に評価する。
教科書
David Money Harris and Sarah L. Harris, ディジタル回路設計とコンピュータアーキテクチャRISC-V版
参考書
David A. Patterson and John L. Hennessy、パターソン&ヘネシー コンピュータの構成と設計 ハードウェアとソフトウェアのインターフェース 第5版 上巻
David A. Patterson and John L. Hennessy、パターソン&ヘネシー コンピュータの構成と設計 ハードウェアとソフトウェアのインターフェース 第5版 下巻
John L. Hennessy and David A. Patterson、ヘネシー&パターソン コンピュータアーキテクチャ定量的アプローチ 第6版 RISC-V
David A. Patterson and Andrew Waterman、RISC-V原典オープンアーキテクチャのススメ
Hisa Ando、高性能コンピュータ技術の基礎
履修上の注意
毎講義の後、講義で教示される事項を、教科書に掲載されている演習問題等を通じて復習すること。
