学部後期課程
HOME 学部後期課程 ハードウェア構成法
学内で開催されるオンライン授業の情報漏えい防止のため,2021年9月17日以降は授業カタログの更新を見合わせています

ハードウェア構成法

情報科学を支えるコンピュータハードウェアの中心的な構成要素はディジタル回路である。そのため、高度な情報処理システムの実現にはディジタル回路への理解が必要不可欠である。本講義では、ディジタル回路設計において、ブール代数からはじめて、CMOS論理ゲート、組み合わせ回路、順序回路、メモリなどの要素技術の理解、およびそれらを組み合わせて機能的なディジタル回路を設計するためのハードウェア記述言語の習得を目的とする。
MIMA Search
時間割/共通科目コード
コース名
教員
学期
時限
0510006
FSC-IS2006L1
ハードウェア構成法
高前田 伸也
A1 A2
月曜4限
マイリストに追加
マイリストから削除
教室
講義使用言語
日本語
単位
2
実務経験のある教員による授業科目
NO
他学部履修
開講所属
理学部
授業計画
(1) ブール代数とディジタル回路入門: 加法標準形、ドモルガンの定理、CMOSトランジスタ、集積回路 (2) 論理演算回路の基礎: 基本ゲート (3) 論理演算回路の応用: 複合ゲート (4) 算術演算回路の基礎: 加算器、減算器、2の補数 (5) 算術演算回路の応用: 比較器、ALU、加算器の最適化 (6) その他の組み合わせ回路: マルチプレクサ、デコーダー、エンコーダー (7) 論理式の簡約化と0/1以外の状態: ドントケア、カルノー図、不定値、ハイインピーダンス (8) 順序回路の要素: ラッチ、フリップフロップ (9) 具体的な順序回路と動作タイミング: シフトレジスタ、カウンタ、遅延、クロックスキュー、メタスタビリティ、動作周波数 (10) 有限状態遷移機械: ステートマシン、符号化方式、Mooreマシン、Mealyマシン (11) メモリ: SRAM、DRAM、ルックアップテーブル (12) プログラマブルロジック: FPGA、ルックアップテーブル (13) ハードウェア記述言語を用いたディジタル回路設計: Verilog HDL、モダンなハードウェア記述言語
授業の方法
講義による
成績評価方法
小テストまたはレポート課題を適宜課す。これらと期末テストにより、学習の達成度を総合的に評価する。
教科書
David Money Harris and Sarah L. Harris、ディジタル回路設計とコンピュータアーキテクチャ(第2版)
参考書
五島正裕、新・情報/通信システム工学 ディジタル回路
履修上の注意
特になし